本帖最后由 不拘一格 于 2014-9-8 14:49 编辑
0 Q# f& i: J9 \3 } y3 U. _8 X- v% U- x" s; N* X5 \9 ~# Q2 U9 h
后期小霸王修改了主板电路,配合大容量的mapping电路,实现更高的兼容性。
( ^( q4 C1 ^8 p7 B) K" ]' P5 }* O- Q: N5 c8 s: y- S
其实83版的原装机也是有设计不足的,我截图说明:
1 {7 A0 C% Q1 Y1 m. v
8 y/ Q0 C5 }5 B: B1 o% s: c
" ], P/ Y/ N" Y这个原始设计的这个PRG-SRAM的OE被拉低,也就是永远处于读出状态,当WE被拉低的时候,内部逻辑优先翻译为写有效。其中CS是由主机地址译码电路74LS139得到,也就是bank扩展出来的。其余时间此6416一直处于读出状态。- z6 t0 t" Y* }; X2 m
6 t# K2 k; u* ^4 W! l! P
原装卡基本没有超过16Mbit的,这样bank到卡带的PRG-ROM地址不会跟这个6416冲突,大家分时选通。
' C. ^8 w9 {$ v$ N. [1 ^" i. k
! U( @+ K' L. k$ g& C& B$ |另一个是74hc373的OE也是永远拉低了,这个影响到CHR-ROM读出数据的冲突:
+ M5 u5 ~6 }+ l/ e: [
9 B4 ~! [+ N7 {' T7 L9 g, ^, Y
7 d. C9 y& i+ G2 s2 K* ?* Z, ]; ?. ?0 j! g
; z7 z, b/ v9 Q8 h" N$ l6 H- C; Y7 I6 |6 ?. k, r' @+ @
后期组装卡扩容很大,现在的245合1,198合一等PRG-ROM不大会超过原装机设计最大bank限制,但CHR-ROM是很容易超的,这样会存在某些bank地址有冲突的可能,原装机与早期组装机设计就会出现问题。
6 r( m0 S$ b4 \" w3 {* h7 P* J& w) i+ H
小霸王修改了设计,但做的卡故意埋了个陷阱(不知道出于什么目的,可能是想防盗)。机器上的这个PRG-SRAM 与373的OE没有永远接地,但是做的大容量卡这个OE接地。只要这两者(机器与卡带)OE不是都接地就没关系。这样小霸王机器可以玩这个卡,而原装机与早期组装机插这个卡,两面OE都接地了就冲突了。
1 T0 A4 r3 A, o4 a/ n6 Q0 G+ q( @" U# `# k+ d5 C
修改的话,只要保证两个OE不是同时接地就没关系,改卡或改本体都可以,但我觉得还是改机器更合理。
' N, t- t% R- ?
: H5 [) X0 E/ ^: X7 S |